Projekte

GEMAC mbH (Okt. 1993 - Juni 1996)

Teilprojektleiter für die GEMAC im BMBF Verbundprojekt Kinetische Sensoren (KINSENS) mit den folgenden Aufgaben:

• Systemdefinition und Spezifikation eines kundenspezifischen Mixed-Signal ICs zur Auswertung kapazitiver Sensoren in Abstimmung mit den Projektpartnern
• Entwicklung und Layout von BiCMOS Schaltungsblöcken für erweiterten Temperaturbereich: schneller rauscharmer Ladungsverstärker, schneller Referenzspannungsbuffer mit niedriger Ausgangsimpedanz, fehlerladungsarme Schalter, Synchrondemodulator
• Analoge Verhaltensmodellierung von Schaltungsblöcken und Sensoren zur Systemsimulation
• Top-Level Entwurf des ICs unter Verwendung von Standardzellen und Sonderzellen, einschliesslich Layout und Designverifikation

Entwicklung bzw. Redesign von CMOS Analogzellen für einen modularen Mikrocontroller in Kooperation mit TEMIC GmbH: Low-Power 32kHz Quarzoszillator, Power-On Reset, störungsarme Padtreiber, LCD-Treiber mit Spannungsverdoppler

Erstellung von Machbarkeitsstudien und Angeboten für Kunden

Mitarbeit im DFAM-Arbeitskreis Analog Silicon Breadboarding

Plessey GmbH (Juli 1996 - Okt. 1997)

Entwurf von Analogzellen für eine Gate Array Zellbibliothek

Entwicklung einer Modellierungs- und Verifikationsstrategie für ADCs und DACs in rein digitaler Designumgebung

Aufbau eines computergestützten Messsystems zur automatischen Charakterisierung von Testchips unter Verwendung von HP VEE

Infineon AG (seit Nov.1997)

Projektleiter für die Entwicklung einer portierbaren Bibliothek von robusten Quarzoszillatoren:

• Konzeptentwicklung unter Einbindung von Kunden und Quarzherstellern
• Entwicklung einer Simulations- und Verifikationsmethodik für Quarzoszillatoren
• Schaltungsentwicklung unter Berücksichtigung von Testbarkeit, ESD- und Ausbeuteaspekten
• Erstellen von Application Notes und Unterstützung von Kunden beim Design-In

Projektleiter für die Entwicklung einer 2.5GHz Fractional-N PLL für GSM-Anwendungen:

• Top-Down Design mit Mixed-Signal-Simulationen zur Funktions- und Performanceverifikation
• Entwicklung eines 6 Bit Current Mode DAC mit phasensynchroner Ansteuerung zur analogen Kompensation von Fractional-N Spurious Sidebands
• Evaluierung und Qualifizierung des Chips

Konzept- und Blockentwicklung für den Sendepfad eines hochintegrierten CMOS GSM Transceivers mit digitaler Modulation

• Entwicklung von neuen Konzepten für HF Selbsttest und -kalibrierung: automatische VCO Bandselektion und Regelung der Schleifenbandbreite
• Methodikentwicklung: Top-Level Verifikation von gemischten RF / Analog / Digitalsystemen durch analoge Verhaltensmodellierung in Standard-VHDL
• Entwurf eines 3 stufigen ΣΔ-MASH Modulators, eines Gaussfilters mit Vorverzerrung und der Ablaufsteuerung in VHDL
• Anmeldung von fünf Systempatenten, Veröffentlichungen u.a. auf der ESSCIRC 2003

Erforschung von Substratverkopplungen auf HF ICs

• Evaluierung von Testchips und Analyse von Problemfällen aus der Praxis
• Betreung einer Diplomarbeit zu diesem Thema
• Umfangreiche Literaturrecherche, auch zum Thema SOI, und Anfertigung eines Abschlussberichts

Entwicklung von verschiedenen analogen High-Performance Schaltungsblöcken:

• LVDS Receiver für 200MBit/s mit Rail-to-Rail Eingang und konstantem Propagationdelay über den gesamten Eingangsspannungsbereich
• 4 GHz Current Mode LO Verteilung für einen GSM Transceiver

Analyse von Spurious Sidebands bei Frequenzsynthesizern

Teilprojektleitung für Infineon Technologies im internationalen MEDEA+ Verbundprojekt A107 "4G-RADIO" 2001-2005

Teilprojektleitung für Infineon Technologies im BMBF Verbundprojekt "DETAILS" 2004-2007

Betreuung von Diplomarbeiten:

• Iyad Kebaisy (TU Ilmenau), "Systemsimulation und Optimierung eines integrierten 2,5GHz Frequenzsynthesizers durch Analog Macro-Modellierung von Komponenten in Verilog-A", 15.11.2000 - 15.5.2001.
• Anthony Cofie (FH Hamburg), "Analysis of Substrate Crosstalk on RF-ICs", 1.5. - 1.10.2001.
• Theodossis Papageorgiou (TU München, Master Thesis), "Phase Locked Loop Filter Design for Mobile Communication Systems GSM-900 and DCS-1800", 1.3. - 30.8.2001.
• Philipp Göttler (FH München), "Untersuchung und Optimierung des Spurious-Verhaltens bei Sigma-Delta Fractional-N Frequenzsynthesizern", 1.10.2002 - 1.3.2003.
• Julien Layole (Supelec Paris), "Modelling and Simulation of a PLL with Jitter Sources using SystemC", 1.3. - 1.9.2005